Mahasiswa Magang BPTI Dari Fakultas Teknik Lolos Tahap Seleksi Program Bangkit TI

 Universitas Muhammadiyah Prof. DR. Hamka merupakan Perguruan Tinggi yang terakreditasi A dan memiliki 9 fakultas serta sekolah pascasarja, diantaranya adalah Fakultas Teknik yang terus berupaya meningkatkan kualitas di berbagai bidang agar menjadi fakultas unggul dan kompetitif. Upaya tersebut dibuktikan oleh 18 mahasiswa Teknik Informatika yang berhasil lolos dalam program Bangkit 2021.

Program Bangkit merupakan salah satu model pembelajaran Kampus Merdeka yang dirancang melalui kolaborasi Google sebagai pelaku teknologi global, unicorn dan decacorn dalam negeri bersama perguruan tinggi. Program ini juga bekerjasama dengan Universitas Stanford melalui program University Innovation Fellow.

Setelah dilakukan tahap penyaringan yang cukup ketat, tersisa 4 mahasiswa yang berhasil masuk ke dalam tahap semifinal. Mereka terbagi menjadi dua tim dan masih berjuang untuk dapat menuju 15 besar. Tim pertama adalah Muhammad Fathan Aulia (Mobile developer), Muhammad Rifqi Maulatur Rahman (Cloud Computing), Yustika Ramadhani di (Cloud Computing) dan 3 perwakilan universitas lain. Judul project mereka ialah Mobile Application for Sentiment Analysis COVID-19 Vaccination Based on Social Media (Twitter).

Tim kedua ialah Yuni Alriza (Mobile Developer) yang bergabung dengan 5 perwakilan universitas lain dengan mengangkat judul Covid detector using sound cough from junior tech. 

Dilain pihak, Endy Sjaiful Alim selaku Ketua Badan Pengembangan Teknologi Informasi (BPTI) Uhamka menuturkan “saya berharap, melalui penggemblengan Teknologi IT termutakhir melalui Indonesia Bangkit yang di motori oleh google, gojek, tokopedia dan traveloka ini akan tumbuh starup tangguh dari Kampus Uhamka, yang kebetulan mereka ini adalah orang-orang yang saat ini ditugaskan sebagai staf magang di BPTI Uhamka sehingga sangat tepat jika mereka berprestasi dan dapat diaplikasikan di BPTI Uhamka” ujarnya.

Sumber : https://uhamka.ac.id/post/Mahasiswa-Magang-BPTI-dari-Fakultas-Teknik-Uhamka-Lolos-Tahap-Seleksi-Program-Bangkit-IT

Rangkaian Counter

 Counter  ( rangkaian logika sekuensial yang di bentuk dari flip-flop ) 

Mencacah   dapat   diartikan   menghitung,   hampir   semua   sistem   logika   menerapkan pencacah.   Komputer   digit   menerapkan   pencacah   guna   mengemudikan   urutan   dan pelaksanaan   langkah –langkah  dalam program.  Fungsi  dasar  pencacah  adalah  untuk “mengingat”   berapa   banyak   pulsa   detak   yang   telah   dimasukkan   kepada  masukkan; sehingga pengertian paling dasar pencacah adalah sistem memori.

 

Karakteristik Penting Counter/Pencacah

1. Sampai berapa banyak ia dapat mencacah (modulo pencacah);

2. Mencacah maju, ataukah mencacah mundur;

3. Kerjanya sinkron atau tak sinkron;

Kegunaan Counter/Pencacah

1. Menghitung banyaknya detak pulsa dalam satu periode waktu

2. Membagi frekuensi

3. Pengurutan alamat

4. Beberapa rangkaian aritmatika.

Jenis Counter/Pencacah

 

Pencacah Asinkron

• Seringkali disebut ripple counter.

• Istilah asinkron merujuk pada kejadian-kejadian yang tidak mempunyai hubungan waktu yang tetap antara FF satu dengan FF lainnya.

• Flip-flop tidak mendapatkan pulsa clock dari satu sumber yang sama.

• Flip-flop pertama (LSB) mendapatkan pulsa clock dari sumber clock eksternal, sedangkan flip-flop berikutnya mendapatkan pulsa clock dari output flip-flop sebelumnya.

Pencacah Asinkron Biner 2-bit (1)

• Dibangun dari dua buah flip-flop JK.

• Flip-flop pertama mendapatkan pulsa clock dari sumber clock, sedangkan flip-flop kedua mendapatkan pulsa clock dari output FF pertama. fQ0=fCLK/2; fQ1=fQ0/2.

• Diagram logika pencacah asinkron biner 2-bit.

 

Pencacah Asinkron Biner 2-bit (2)

 

Diagram pewaktuan counter asinkron biner 2-bit

 

Tabel urutan keadaan pencacah

Pencacah asinkron biner 3-bit (1)

1. Dibangun dari 3 buah flip-flop JK.

2. Flip-flop pertama mendapatkan pulsa clock dari sumber clock, FF kedua mendapatkan pulsa clock dari output FF pertama dan FF ketiga mendapatkan pulsa clock dari output FF kedua.

3. fQ0=fCLK/2; fQ1=fQ0/2; fQ2=fQ1/2

Pencacah asinkron biner 3-bit (2)

Diagram logika dan diagram pewaktuan pencacah asinkron biner 3-bit

 

Pencacah asinkron biner 3-bit (3)

Tabel urutan biner dari pencacah

 

Pencacah sinkron

1. Istilah sinkron merujuk pada kejadian yang mempunyai hubungan waktu pasti antar flip-flop yang dengan lainnya.

2. Dalam pencacah, istilah sinkron berarti bahwa setiap FF mendapatkan pulsa clock dari satu sumber clock yang sama.

Pencacah sinkron biner 2-bit (1)

 

Pencacah sinkron biner 3-bit (1)

 

Pencacah sinkron biner 3-bit (2)

Tabel kondisi output pencacah

 

Struktur Internal IC 7493

 

Up/Down Counter

 

Up Counter

 

Down Counter

 

Up/Down Counter

 

PRESETTABLE COUNTERS

Can be preset to any desired count. To operate:

1. Apply desired count to parallel data inputs P2, P1, P0.

2. Apply a low pulse to the parallel load input PL.

 

BCD COUNTER

• Binary counter that counts from 0000 to 1001 before it recycles (MOD-10).

 

Johnson Counter

Shift register in which the inverted output of the last FF is fed back to the input of the first FF.

Johnson Counter

 

Ring Counter

Shift register counter with feedback from Q of last FF back to first FF input

 

Ring Counter

 

COUNTER TYPES

Asynchr.k.a. Ripple or Serial Counter):each FF is triggered one at a time with onous Counter (aoutput of one FF serving as clock input of next FF in the chain.

Synchronous Counter (a.k.a. Parallel Counter): all the FF’s in the counter are clocked at the same time.

Up Counter: counter counts from zero to a maximum count.

Down Counter: counter counts from a maximum count down to zero.

BCD Counter: counter counts from 0000 to 1001 before it recycles.

Ring Counter: shift register in which the output of the last FF is connected back to the input of the first FF.

Pre-settable Counter: counter that can be preset to any starting count either synchronously or asynchronously

Johnson Counter: shift register in which the inverted output of the last FF is connected to the input of the first FF.

 Sumber berita : https://onlinelearning.uhamka.ac.id/

Aplikasi OLU Membuat Kuliah Online Menjadi Efektif dan Efisien

 Sejak adanya wabah virus COVID-19 perkulihan dilakukan secara daring atau perkuliahan jarak jauh. Termasuk mahasiswa perguruan tinggi UHAMKA yang merasakan perkuliahan secara daring. Dan tentunya tidak mudah mengikuti kuliah secara daring, karena banyak hak yang harus disesuaikan. Tetapi dengan adanya aplikasi ONLINE LEARNING UHAMKA (OLU) kegiatan perkuliahan yang lebih mudah.

Dengan menggunakan aplikasi OLU mahasiswa dan dosen jadi lebih efisien dan efektif dalam hal pembelajarannya. Aplikasi OLU sangat membantu dalam belajar karena terdapat rekam jejak materinya dan dapat diputar atau dilihat kembali jika ada mahasiswa yang ingin menyimak kembali.

Aplikasi ini untuk memudahkan mahasiswa dan dosen karena di dalamnya sudah terintegrasi dengan data mahasiswa dan dosen serta mata kuliah bersangkutan. Dan menu didalamnya pun bervariasi sehingga dapat memilih menu yang sesuai dengan kebutuhannya.Dan hal ini dilakukan kerja sama dengan berbagai pihak, diantaranya Badan Pengembangan Teknologi Informasi (BPTI) UHAMKA sebagai pihak yang menfasilitasi decara langsung aplikasi OLU tersebut.

Kehadiran OLU sangat membantu, hanya dengan mengakses internet sudah bisa mengikuti perkuliahan dan berinteraksi dengan dosen secara otomatis karena akan dipertemukan dalam satu mata kuliah bersama mahasiswa lainnya dan dosen di kelas yang sama. Dengan memanfaatkan internet dan teknologi, OLU dianggap sebagai solusi dalam menjalankan proses perkuliahan yang selama ini dianggap sangat memakan waktu kuota internet, jika dilakukan menggunakan media aplikasi seperti Zoom, Google meet atau lainnya.

Sebagai salah satu Universitas Islam terbaik di DKI Jakarta, UHAMKA terus berinovasi mengikuti perkembangan zaman. Karena pada masa sekarang ini para pelaku pendidikan dituntut untuk dapat menguasai digital dalam proses perkuliahan. Untuk meningkatkan kualitas pendidikan UHAMKA dengan mengadakan sosialisasi.Dan kegiatan tersebut dilanjut dengan pelatihan sekaligus praktik dalam menggunakan aplikasi pembelajaran OLU yang dimulai dengan pembuatan bahan ajar hingga akhirnya pembuatan soal sebagai persiapan menghadapi ujian akhir semester (UAS). Dengan adanya Online Learning UHAMKA membuat kuliah online menjadi lebih efektif dan efisien dan aktivitas kuliah pun jadi mudah.

Sumber : https://onlinelearning.uhamka.ac.id/

Register

 Register adalah rangkaian logika yang digunakan untuk menyimpan data. Dengan kata lain, register adalah rangkaian yang tersusun dari satu atau beberapa flipflop yang digabungkan menjadi satu Flipfldisebut juga sebagai register 1 bit.

Jadi untuk menyimpan 4 bit data, register harus terdiri dari 4 buah flipflop.

4 MACAM SHIFT REGISTER

1. PIPO
2. PISO
3. SISO
4. SIPO

I. Parallel In Parallel Out (PIPO)

Perhatikan gambar berikut :

A, B, C, dan D adalah sinyal masukan. Saat clock (pemicu) diaktifkan (Logika 1), maka data yang ada akan dikeluarkan secara bersama-sama ke Q3, Q2, Q1, dan Q0.

Saat clock kembali tidak dipicu (Logika 0), maka apapun masukannya, keluaran Q akan tetap.

II. Parallel In – Serial Out (PISO)

Gambar 6.1 menjelaskan sebagai berikut :

•       Sebuah grup terdiri dari 4 buah D Flip-flop.Langkah pertama adalah membebani register di atas dengan 1-0-0-0. “Paralel Load” berarti membebani ke-empat flip-flop dalam waktu yang bersamaan. Pembebanan diberikan melalui input SD pada masing-masing flip-flop.

•       Selanjutnya, clock pertama meyebabkan seluruh bit menggeser satu posisi ke kanan, karena input dari masing-masing flip-flop mendapatkan output dari flip-flop sebelumnya.

•       Setiap penekanan clock menyebabkan penggeseran satu posisi ke kanan. Pada pulsa ke empat, seluruh bit sudah tergeser ke peralatan penerima data serial, sesuai dengan data awal yang diberikan. Koneksi antara ke-empat flip-flop di atas bisa berupa kabel transmisi serial (serial data, clock dan ground).

Rangkaian Digital PISO lainnya

2. Disimpan secara seri (Serial In) :

•       Pada cara ini, data dimasukkan bit demi bit mulai dari flipflop yang paling ujung (dapat dari kiri atau dari kanan), dan digeser sampai semuanya terisi.

•       Bila data digeser dari kanan kekiri disebut “Register geser kiri” (Shift Left Register), sebaliknya bila data digeser dari kiri kekanan disebut “Register geser kanan” (Shift Right Register).

•       Seperti pada penyimpanan data, untuk mengeluarkan data juga dapat dilakukan dengan dua cara :

1. Dikeluarkan secara sejajar (Parallel Out)

2. Dikeluarkan secara seri (Serial Out)

III. Serial In Serial Out (SISO) 

Perhatikan Gambar berikut :

•       Saat sinyal clock diberikan pertama kali, data dari Si masuk ke flipflop A, pada saat clock kedua, data dari flipflop A masuk ke flipflop B, demikian seterusnya, sampai keluar ke So.

•       Jadi pada register SISO untuk membaca data pertama kali dibutuhkan jumlah clock yang sama banyak dengan jumlah flipflop yang ada pada register (dalam hal ini adalah empat).

 IV. Serial In Parallel Out (SIPO)

SERIAL - IN PARALLEL - OUT

Sumber : https://onlinelearning.uhamka.ac.id/

Latches, Flip-Flop and Pewaktu (Timer) x

 

Latches 

Definition 

The output of a latch depends on its current inputs and on its previous output and its change of state can happen at any time when its inputs change Program Studi T. Elektro FT - UHAMKA Slide - 8 2 The output of a latch depends on its current inputs and on its previous output and its change of state can happen at any time when its inputs change 

1.S-R (Set-Reset) Latch 

2. Gated S-R Latch 

3. Gated D Latch

S-R Latch

Negative-OR Equivalent of the NAND gate /S-/R Latch

Example: Determine the waveform that will be observed on the Q output. Assume that Q is initially LOW

The Gated S-R Latch A gated latch requires an Enable input, EN (G is also used to designated an enable input). The S and R inputs control the state to which the latch will go when a HIGH level is applied to the EN input. The latch will not change until EN is HIGH.

Truth Table for Gated S-R Latch

The Gated D Latch Only has one input in addition to EN. This input is called the D (data) input. -When the D input is HIGH and the EN input is HIGH, the latch will SET. -When the D input is LOW and EN is HIGH, the latch will RESET. -Another way, the output Q follows the input D when EN is HIGH

Edge-Triggered Flip-Flops 

1. Edge-triggered S-R flip-flop 

2. Edge-triggered D flip-flop 

3.Edge-triggered J-K flip-flop

Edge-Triggered Flip-Flop Logic Symbols (Top: Positive Edge-Triggered; Bottom: Negative Edge-Triggered).

The Edge-Triggered S-R Flip-Flop The S and R inputs of the S-R flip-flop are called synchronous input because data on these inputs are transferred to the flip-flop’s output only on the triggering edge of the clock pulse.

 Operation of a positive edge-triggered S-R flip-flop

Example: Determine the Q and /Q output waveforms of the flip-flop (Assume is initially RESET)

Exercise: Determine the Q and /Q output waveforms of the flip-flop (Assume is initially RESET) and it is a negative edge-triggered device

The Edge-Triggered D FlipFlop The D flip-flop is useful when a single data bit (1 or 0) is to be stored

Example: Determine the Q output waveform if the flip-flop starts out RESET

Try This: Determine the Q output for the D flip-flop if the D input is inverted

Sumber berita :

https://onlinelearning.uhamka.ac.id/